11 Veröffentlichungsnummer:

**0 186 040** A1

(12)

## EUROPÄISCHE PATENTANMELDUNG

(21) Anmeldenummer: 85115739.6

(5) Int. Cl.4: G 11 C 29/00

(22) Anmeldetag: 10.12.85

30 Priorität: 28.12.84 DE 3447762

(4) Veröffentlichungstag der Anmeldung: 02.07.86 Patentblatt 86/27

Benannte Vertragsstaaten:
AT DE FR GB IT NL

(1) Anmelder: Siemens Aktiengesellschaft Berlin und München Wittelsbacherplatz 2 D-8000 München 2(DE)


(72) Erfinder: Hoffmann, Kurt, Dr. Prof. Nelkenweg 20 D-8028 Taufkirchen(DE)

54 Integrierter Halbleiterspeicher.

(5) Ein Halbleiterspeicher ist in mehrere gleiche Zellenfelder aufgeteilt. Zum Testen können die Zellenfelder parallel beschrieben und ausgelesen werden. Dazu erfaßt eine in den Speicher integrierte Auswerteschaltung AS die ausgelesenen Daten. Sind die Daten fehlerfrei, so reicht sie diese an den Datenausgang durch. Erkennt die Auswerteschaltung AS jedoch einen Fehler, so setzt sie am Datenausgang ein Fehlersignal.

EP 0 186 040 A

FIG 1



Siemens Aktiengesellschaft Berlin und München Unser Zeichen

VPA 84 P 8 0 6 4 E

#### Integrierter Halbleiterspeicher

25 eine zweite Datenweiche verbunden.

5

Die Erfindung betrifft einen integrierten Halbleiterspeicher nach dem Oberbegriff des Patentanspruches 1.

Halbleiterspeicher der vorgenannten Art sind z.B. aus IEEE International Solid-State Circuits Conference 1981, Seiten 10 84 bis 85 und aus Elektronik. Nr. 15, 30.7.1982. Seiten 27 bis 30 bekannt. Bei diesen gattungsgemäßen Halbleiterspeichern ist es bekannt, einen gesamten Speicherbereich, der dem Anwender gegenüber 1-Bit breite Datenschnittstellen für Datenein- und -ausgabe hat, in n einander gleiche Zellenfelder aufzuteilen. Dazu ist es üblich, jedem Zellenfeld speicherintern eine eigene Datenleitung zuzuordnen, die alle über eine erste Datenweiche mit einem Dateneingangsanschluß verbunden sind. 20 Im Betrieb erfolgt die Auswahl, welche der n Datenleitungen auf den Dateneingangsanschluß durchgeschaltet werden soll, über den bzw. eine entsprechende Anzahl von höchstwertigen Adreßeingang (-eingängen). Analog dazu sind die n Datenleitungen mit einem Datenausgangsanschluß über

Der Wert von n ist geradzahlig. Er ist weiterhin gleich der Anzahl der gewünschten Zellenfelder und hängt davon ab, ob an Adreßeingängen, über die der Halbleiterspeicher 30 ja bekanntlich adressiert wird, einfache Adreßsignale, d.h. nur sogenannte X-Adressen bzw. Y-Adressen angelegt werden, oder aber solche Adreßsignale, die innerhalb einer Taktperiode des Halbleiterspeichers nacheinander sowohl eine X-Adresse als auch eine Y-Adresse enthalten (Adreßmulti-

35

Ke 1 Ke / 27.12.1984

plexing). In diesem Fall kann n nur ine durch 4 teilbare Zahl sein.

Des weiteren sind auch Halbleiterspeicher bekannt, die mehr als 1-Bit breite Datenschnittstellen für Datenein-5 und -ausgabe haben. Typische Organisationsformen dazu sind Datenschnittstellen in einer Breite von m = 4, 8 und 9 Bit. Solcher Art gestaltete Halbleiterspeicher enthal-Integrationsmöglichten aufgrund der fortschreitenden keiten immer mehr Speicherzellen. Die Zunahme an Speicherzellen je Halbleiterspeicher bedingt jedoch sowohl bei dessen Hersteller als auch beim Kunden, der ja in all r Regel eine sogenannte "incoming inspection" durchführt, einen erhöhten zeitlichen, personellen und finanziellen Aufwand zur Prüfung (Testen) von Halbleiterspeichern. 15 Aufgrund der speziellen, notwendigen Ausgestaltung von Prüfmustern für das Testen steigt die zum Testen notwendige Zeit sogar exponentiell mit der Zunahme an Spei-. cherzellen an. Aus diesem Grunde ist es wünschenswert, die Prüfzeit deutlich verkürzen zu können, ohne die ver-20 wendeten Prüfmuster in ihrer Effizienz beschneiden zu müssen. Frühere Versuche mit integrierten Schaltkreisen, bei denen mehrere Halbleiterchips bzw. -bausteine parallel von einem Prüfautomaten getestet wurden, ergaben zwar eine hervorragende Prüfzeitverkürzung, der not-25 wendige mechanische Aufwand dazu (Prüfspitzen auf Scheibenebene. Meßfassungen mit Kabeln, auf Bausteinebene) war jedoch sehr groß. Außerdem mußten vorhandene Prüfprogramme auf komplizierte Art und Weise angepaßt werden. 30

Aufgabe der vorliegenden Erfindung ist es deshalb, einen integrierten Halbleiterspeicher zu schaffen, der es ermöglicht, die Prüfzeit ohne Verlust an Effizienz der eingesetzten Prüfmuster deutlich zu verkürzen.

84 P 8 0 8 4 E

Diese Aufgabe wird erfindungsgemäß gelöst durch die kennzeichnenden Merkmale des Patentanspruches 1. Grundgedanke der Erfindung ist dabei, einen Halbleiterspeicher so auszugestalten, daß er zwar einerseits wie üblich (Normalfall) betrieben werden kann, es jedoch andererseits (Testfall) möglich ist, Teilbereiche des Halbleiterspeichers speicherintern parallel zu schalten und sowohl ausgelesene Daten als auch ev. aufgetretene Fehler meßtechnisch an einen Speicheranschluß (-pad, -pin) erfassen zu können.

Vorteilhafte Weiterbildungen und Ausprägungen der Erfindung sind in Unteransprüchen gekennzeichnet. Die Erfindung ist u.a. anwendbar sowohl auf DRAM's und SRAM's als auch auf EPROM's und EEPROM's.

Im folgenden wird die Erfindung anhand von Figuren näher beschrieben. Es zeigen:

- 20 Fig. 1 eine erste Ausführungsform der Erfindung,
  - Fig. 2 eine spezielle Ausgestaltung einer Auswerteschaltung AS,
  - Fig. 3 eine zweite Ausführungsform der Erfindung,
  - Fig. 4 eine dritte Ausführungsform der Erfindung,
- 25 Fig. 5 die erste Ausführungsform der Erfindung, angewandt auf einen Speicher mit acht Zellenfeldern,
  - Fig. 6 die erste Ausführungsform der Erfindung, angewandt auf einen Speicher mit Datenschnittstellen in einer Breite von 2 Bit,
- 30 Fig. 7 ein Zeitdiagramm, das aufzeigt, wie ein vorzeitiges Zurücksetzen einer Fehlerinformation verhindert wird.
- Gemäß Fig. 1 enthält ein erfindungsgemäßer Halbleiterspei
  cher mit m = 1 Dateneingangsanschluß D<sub>i</sub> und m = 1 Datenausgangsanschluß D<sub>o</sub> n = 4 einander gleiche Zellenfelder ZF
  (z. B. bei einem "Megabit"-Speicher: Gesamtanzahl der
  Speicherzellen: 1024 k. 1 Bit = 1 M. 1 Bit, dies ergibt

bei n = 4 vier Zellenfelder ZF à 256 k . 1 Bit). An jedes Zellenfeld ZF ist eine von n Datenl itungen DL angeschlossen. Diese dienen dem Einschreiben von Informationen in die Zellenfelder ZF bzw. zu deren Auslesen. In bekannter Weise sind diese n = 4 Datenleitungen DL über eine erste Datenweiche DWl mit dem Dateneingangsanschluß D; verbunden. Zum Einschreiben von Information in den Speicher wird durch Ansteuerung der ersten Datenweiche DWl mittels bestimmten Adresseninformation, nämlich einem Adressi -10 rungssignal A, das am höchstwertigen (A, ) von vorhandenen AdreBanschlüssen liegt, im Normalbetrieb die am Dateneingangsanschluß  $D_i$  anliegende Information auf eine der n = 4vorhandenen Datenleitungen DL geschaltet, von wo aus sie in das entsprechende Zellenfeld ZF eingeschrieben wird. 15 Entsprechend dazu sind die Datenleitungen DL über eine zweite Datenweiche DW2 mit dem Datenausgangsanschluß  $D_{\Omega}$ verbunden. Diese wird adressierungsmäßig genauso angesteuert wie die erste Datenweiche DWl. Sie schaltet eine der n Datenleitungen DL auf den Datenausgangsanschluß Do. 20 Diese bisher beschriebenen Teile eines erfindungsgemäßen Halbleiterspeichers sind für sich allein bereits bekannt. Sie finden beispielsweise Anwendung in Halbleiterspeichern, die die sogenannten "Nibble-Mode"-Betriebsweise erlauben.

Der erfindungsgemäße Halbleiterspeicher enthält nun in vorteilhafter Art und Weise, parallel zur ersten Datenweiche DW1 eine dritte Datenweiche DW3, mittels derer im Testbetrieb am Dateneingangsanschluß D; anliegende Informationen gleichzeitig auf alle n = 4 Datenleitungen DL übergeben werden. Die dritte Datenweiche DW3 kann beispiels weise n = 4 parallel geschaltete Transistoren enthalten, deren eine Seite ihrer Durchlaßstrecken gemeinsam an den Dateneingangsanschluß D; angeschlossen sind und deren andere Seiten an je eine Datenleitung DL angeschlossen sind. Gatemäßig angesteuert werden die Transistoren der

-5- VPA 84P8064 E

dritten Datenweiche DW3 durch ein Steuersignal P, dessen Erzeugung später beschrieben wird. Schreibt man über diese dritte Datenweiche DW3 Informationen in die Zellenfelder ZF, so enthalten diese Zellenfelder ZF untereinander dieselben Informationen.

Betrachtet man nun im Testbetrieb jedes der Zellenfelder ZF als einen eigenen Speicher (Prüfling), so kann man die (Test-)Informationen, die adressierungsmäßig auf ein Zellenfeld ZF abgestimmt sein müssen, gleichzeitig parallel in alle Zellenfelder ZF einschreiben.

Das Steuersignal P, das die dritte Datenweiche DW3 aktiviert, kann auf verschiedene Arten gewonnen werden. In 15 einer Ausführungsform gemäß Fig. 3 wird im Testfall an einen weiteren Anschluß T ein Testsignal in Form eines konstanten Potentiales (z.B. log. 'l') angelegt. Im Normalbetrieb wird entweder ein konstantes Potential z.B. mit dem Wert log. 'O' angelegt oder aber der Anschluß T bleibt 20 unbeschaltet. Das so erzeugte Steuersignal P, das direkt am Anschluß T abgegriffen werden kann, steuert dann u.a. die Gates der dritten Datenweiche DW3 an, so daß deren Transistoren durchschalten. Diese Lösung hat einerseits den Vorteil, einen Potentialwert wählen zu können, der sonst 25 auch zur Ansteuerung des Halbleiterspeichers verwendet wird (z.B. "TTL-Pegel"). Andererseits wird aber für den Anschluß T ein zusätzlicher Anschluß benötigt, der unter Umständen aufgrund von Gehäuseabmessungen des Halbleiterspeichers nicht verfügbar ist.

In einer anderen Ausführungsform, dargestellt in Fig. 1, wird ein Anschluß mitbenutzt, der ansonsten für den Normalbetrieb benützt wird. Als geeignetster Anschluß bietet sich ein Anschluß an, der der Ansteuerung des 5 Halbleiterspeichers mit AdreBinformationen dient, insbesondere der für die höchstwertige X- bzw. Y- bzw. X/Y-Information (beim heute üblichen Adresmultiplexverfahren). Im Normalbetrieb wird an einen solchen Anschluß bei heute üblichen Halbleiterspeichern beispielsweise ein (höchstwertiges) Adressignal A mit einem '0'-Pegel von O Volt und sinem 'l'-Pegel von 5 Volt angelegt. Bei der Ausführungsform des erfindungsgemäßen Halbleiterspeichers nach Fig. 1 wird dieser Anschluß allgemein mit  $A_{\mathbf{x}}$  bezeichnet. An diesem liegt im Normalfall die höchstwertige X/Y-Adresinformation. Für den Testbetrieb wird ein Potential angelegt, das z.B. deutlich über dem 'l'-Pegel des üblichen, am Adressanschluß  $\mathtt{A}_{\mathbf{x}}$  anliegenden Adreßsignales  $\mathtt{A}$ liegt, beispielsweise 10 V. Eine nachgeschaltete Diskriminatorschaltung DS erkennt dieses angelegte Potential und erzeugt das halbleiterspeicherinterne Steuersignal P. Diskriminatorschaltungen DS sind als solche an sich bekannt, beispielsweise in Form von Schwellwertschaltern. Bekannte Schwellwertschalter sind z.B. der DE-OS 30 30 85 und der DE-OS 33 18 564 entnehmbar. Es sind jedoch auch 25 andere Ausgestaltungen nach dem Stande der Technik denkba

Des weiteren enthält ein erfindungsgemäßer Halbleiterspeicher noch m einander gleiche Auswerteschaltungen AS

(m = Breite der Datenschnittstellen für Datenein- und
-ausgabe).

Aufgabe jeder dieser Auswerteschaltungen AS ist es, beim Auslesen aus dem Halbleiterspeicher die auf den der jeweiligen Auswerteschaltung AS zugeordneten n Datenleitungen DL anliegende Informationen zu übernehmen und sie in dem Falle, wo alle diese Informationen untereinander gleich sind (was aufgrund von zuvor stattgefundenem parallelem Abspeichern in die Zellenfelder ZF ja dem "Gut-Fall" entspricht), über einen Ausgang AUSTest an den Datenausgangsanschluß D weiterzuleiten und in dem Falle. in dem diese Daten einander nicht gleich sind 10 (Fehlerfall), an ihrem Ausgang Aus Test ein Fehlersignal zu aktivieren und dieses solange am Datenausgangsanschluß D anliegen zu lassen, bis es z.B. ein an den Datenausgangsanschluß D angeschlossener Prüfautomat als aktiviertes Fehlersignal erkennen kann. Aufgrund der verwendeten 15 binären Logik besitzt dieses aktivierte Fehlersignal im Fehlerfall z.B. den Wert log. '0' (eine umgekehrte Definition ist selbstverständlich denkbar).

- 20 Wird nun während des Testens des Halbleiterspeichers aufgrund eines an diesen angelegten Prüfmusters eine log. 'l' am Datenausgangsanschluß Do als ausgelesene Information erwartet, so sind folgende drei Fälle möglich:
- 25 a) alle Zellenfelder ZF funktionieren richtig: jede der n = 4 Datenleitungen DL erhält von einer gerade angesteuer-ten Speicherzelle ihres zugeordneten Zellenfeldes ZF eine log. 'l', die die Auswerteschaltung AS an den Datenausgangsanschluß Doweiterreicht und die vom Testautomaten als "gut" erkannt wird.
  - b) alle Zellenfelder ZF sind an den gerade angesteuer:en Speicherzellen defekt (äußerst unwahrscheinlich als Einzelfehler, im allgemeinen fast Totalausfall des Halbleiterspeichers): über die Datenleitungen DL werden

84 P 8 0 6 4 E

nur logische 'O'-Signale ausgelesen, die die Auswerteschaltung AS zwar nicht als Fehler erkennt und deshalb als log. 'O' an den Datenausgangsanschluß Do weiterreicht, der Prüfautomat jedoch erkennt den Fehler.

c) l bis n-l Zellenfeld(er) ZF enthält (enthalten) eine fehlerhafte, adressierte Speicherzelle: die Auswerteschaltung AS erkennt dies, aktiviert an ihrem Ausgang das Fehlersignal und reicht dieses beispielsweise als log. 'O' an den Datenausgangsanschluß Doweiter. Der Prüfautomat erkennt den Fehler.

5

10

Wird am Datenausgangsanschluß  $D_0$  dagegen eine log. '0' erwartet, so ist der Ablauf in den Fällen a) und b) analog wie bei einer log. 'l' als erwarteter Information, jedoch im Falle c) wird der Fehler zwar innerhalb der Auswerteschaltung AS als solcher erkannt, und das Fehlersignal am Ausgang AUSTest der Auswerteschaltung AS wird aktiviert. Dieses jedoch unterscheidet sich in seinem Pegel ("0") 20 nicht von der erwarteten Information (ebenfalls "0"). In diesem Falle jedoch bleibt aufgrund der vorteilhaften Ausgestaltung der Auswerteschaltung AS, die nachfolgend noch beschrieben wird, das Fehlersignal solange aktiviert bis eine log. "l" ausgelesen wird, die jedoch aufgrund de: 25 vorher aufgetretenen Fehlers nicht an den Datenausgangsan. schluß D weitergereicht wird. Anstatt dessen bleibt das Fehlersignal (log. '0') aktiviert, d.h. der Prüfautomat bemerkt den Fehler. Anschließend deaktiviert die Auswerte schaltung AS das Fehlersignal über eine eingebaute Set-30 schaltung SS wieder. Für übliche Serienprüfungen beim Hersteller (auf Scheibenebene, mit und ohne redundante Speicherzellen, auf Bausteinebene) sowie für incomming inspection beim Kunden ist das völlig ausreichend; Prüfen zu Analysezwecken oder ähnliches ist wegen der bei 35 Parallelprüfung innerhalb eines Halbleiterspeichers anfallenden Adressierungsungenauigkeit (welches Zellenfeld ZF ist defekt ?) nicht möglich.

Eine mögliche, vorteilhafte Ausgestaltung der Auswahlschaltung AS ist in Fig. 2 gezeigt. Sie wird nachfolgend erläutert.

Ein erstes UND-Gatter Gl hat n = 4 Eingänge. Diese sind mit je einer der n = 4 Datenleitungen DL verbunden. Ein zweites UND-Gatter G2 ist dem ersten UND-Gatter G1 eingangsmäßig parallel geschaltet. Seine ebenfalls n = 4 Eingänge sind jedoch negiert, so daß das zweite UND-Gatter G2 wie eine NOR-Funktion wirkt. Das erste UND-Gatter G1 schaltet an seinem Ausgang nur dann auf log. "l", wenn alle Datenleitungen DL auf log. "l" liegen. Analoges gilt für den Ausgang des zweiten UND-Gatters G2 (Ausgang nur dann log. "l", wenn alle Datenleitungen DL auf log. "O").

Die Auswerteschaltung AS enthält des weiteren eine 20 erste Kippschaltung FFI, beispielsweise in Form eines RS-Flip-Flops mit Set- und Reseteingang S,R, sowie einem Ausgang. Der Seteingang S ist mit dem Ausgang des ersten UND-Gatters Gl verbunden und setzt den Ausgang der ersten Kippschaltung FFl auf log. "l", wenn 25 an allen Eingängen des ersten UND-Gatters Gl eine log. "l" anliegt. Analog dazu ist der Reseteingang R mit dem Ausgang des zweiten UND-Gatters G2 verbunden. Der Ausgang wird also gesetzt, wenn auf allen n = 4 Datenleitungen DL eine logische "l" anliegt und rückgesetzt. 30 wenn ensprechend an allen Datenleitungen DL eine log. "O" anliegt. Im Fehlerfall liegt keine dieser Konditionen vor, die erste Kippschaltung FFl ändert ihren Ausgang nicht.

- 10 - VPA

84 P 8 0 6 4 E

Parallel zum Anschluß an die beiden Eingänge der ersten Kippschaltung FFl sind die Ausgänge der beiden UND-Gatter Gl, G2 in negierter Form an ein drittes UND-Gatter G3 angeschlossen. Dieses wirkt also ebenfalls als NOR-Funktion. Der Ausgang des dritten UND-Gatters G3 ist nur dann auf log. "1", wenn ein Fehler vorliegt, d.h. wenn nicht alle n = 4 Datenleitungen DL denselben logischen Pegel ("0" oder "1") besitzen. In diesem Fehlerfall setzt er als Reseteingang R eine zweite Kippschaltung FF2 zurück, die im Aufbau gleich der ersten Kippschaltung FF1 sein kann. Die zweite Kippschaltung FF2 weist auch einen als Seteingang S ausgebildeten weiteren Eingang auf. Dieser wird von einer Setschaltung SS gesteuert.

15

Die zweite Kippschaltung FF2 besitzt einen Ausgang, der vom Seteingang S auf log. "l" und vom Reseteingang R auf log. "O" gesetzt wird. Da der Reseteingang R immer im Fehlerfall aktiviert wird, kann man auch folgendes sa-20 gen: Der Ausgang der zweiten Kippschaltung FF2 wird im Fehlerfall zurückgesetzt (= auf log. "O"), ansonsten entweder gesetzt (log. "l") oder er bleibt unverändert.

Die Ausgänge der beiden Kippstufen FF1, FF2 bilden zwei
25 Eingänge eines vierten UND-Gatters G4, deren Ausgang mit
dem (AUS<sub>Test</sub>) der Auswerteschaltung AS identisch ist.
Er stellt in dem Falle, in dem der zu prüfende
Halbleiterspeicher in Ordnung ist (Gut-Fall), die aus den
Zellenfeldern ZF ausgelesene Information zur Verfügung
30 ("0" oder "l"). Dabei kann sogar eine Messung der Speicherzugriffszeit durchgeführt werden. Um die Information zur
Verfügung stellen zu können, ist es notwerdig, den Ausgang
der zweiten Kippschaltung FF2 über ihren Seteingang S auf
log. "l" zu setzen. Dies erfolgt mittels der Setschaltung
35 SS, di nachfolgend noch beschrieben wird. Im Fehlerfall
jedoch wird der Ausgang der zweiten Kippschaltung FF2 auf
log. "0" rückgesetzt, der Ausgang AUS<sub>Test</sub> der

Auswertschaltung AS, und damit der des vierten UND-Gatters G4 ist unabhängig von den (im GUT-Fall) erwarteten Daten auf log. "O" (Fehlersignal). Wie bereits beschrieben, ist damit jedoch das Fehlersignal nicht von einer eventuell als log. "O" erwarteten, aus dem Speicher auszulesenden Information zu unterscheiden.

Die Setschaltung SS, die ja mit ihrem Ausgang den Seteingang S der zweiten Kippschaltung FF2 bildet, hat nun zwei (Teil-)Aufgaben:

- a) Sie muß nach dem Auftreten eines Fehlers den Ausgang der zweiten Kippschaltung FF2, und damit den über den entsprechenden Eingang des vierten UND-Gatters G4 an Ausgang der Auswertschaltung AS das Fehlersignal aktiv 15 (= log. '0') halten. Damit ist es möglich, einen beim Auslesen von log. "O" aus den Zellenfeldern ZF aufgetretenen Fehler, der ja am Ausgang der Auswertschaltung AS nicht erkennbar ist (siehe oben), solange zu "speichern", bis erstmals aus den Zellenfeldern ZF (fehler-20 haft oder richtig, kein Unterschied in der Auswertung) eine log. "l" ausgelesen werden soll. Jetzt nämlich unterscheidet sich auf jeden Fall die am Ausgang des vierten UND-Gatters G4 erwartete Information log. "1" vom aktivierten Fehlersignal ("0"). 25
- b) Sie muß beim Einschalten des Testbetriebes oder der Betriebsspannung sicherstellen, daß der Ausgang der zweiten Kippschaltung FF2 keinesfalls bereits einen
   Fehler vortäuscht, d.h. er muß auf log. "l" gesetzt werden. Dies geschieht beispielsweise durch ein übliches Differenzierglied DG, das vom Steuersignal P ange-

5

stoßen, einen Impuls abgibt, den ein ersten Eingang eines ODER-Gatters G5 als log. "l" interpretiert und damit über seinen Ausgang, der sowohl einen Ausgang der Setschaltung SS als auch den Seteinang S der zweit n Kippschaltung FF2 bildet, den Ausgang der zweiten Kippschaltung FF2 auf log. "l" setzt.

Die mit a) angesprochene Bedingung, die an die Setschaltung SS gestellt ist, wird durch folgende (Teil-)Schaltung erfüllt: Der Ausgang des ersten UND-Gatters Gl, der ja sowohl als Seteingang S auf die erste Kippschaltung FF1 als auch als erster Eingang des dritten UND-Gatters G3 wirkt, ist noch als ein Eingang auf ein weiteres UND-Gatter G6 geschaltet. Ein zweiter Eingang dieses UND-Gatters G6 ist mit einem Maschinentakt CLK verknüpft. Bei Abgabe eines positiven Impulses dieses Maschinentaktes CLK wird also der erste Eingang dieses UND-Gatters G6 auf seinen Ausgang durchgeschaltet, der wiederum 20 als zweiter Eingang des ODER-Gatters G5 wirkt, und damit als Seteingang S für die zweite Kippschaltung FF2. Legt man nun innerhalb einer Taktperiode TP, mit der der Halbleiterspeicher betrieben wird, an einen geeigneten, in Fig. 7 gezeigten Zeitpunkt to, das Auftreten dès Maschinentaktes CLK, so kann man einerseits ein Deaktivieren des Fehlersignales, das aufgrund eines in früheren Taktperioden TP aufgetretenen Fehlers aktiviert worden war, von einem Zeitpunkt t,, zu dem eine log. "l" durch das erste UND-Gatter Gl erkannt wird, bis zu einem Zeitpunkt to verzögern, d.h. ein Prüfautomat kann z.B. 30 zwischen den beiden Zeitpunkten  $t_1$  und  $t_2$  aufgetretene Fehler F erkennen. Andererseits wird nach dem Zeitpunkt t letztendlich der Ausgang des ersten UND-Gatters Gl auf der

- 13 - VPA 84 P 8 O 6 4 E

Seteingang S der zweiten Kippstufe durchgeschaltet, falls dieser Ausgang auf log. "1" ist. Damit wird aber der Ausgang der zweiten Kippschaltung FF2 auf log. "1" gesetzt, was einem Deaktivieren und Rücksetzen des Fehlersignales entspricht.

Die Ausführungsform der Erfindung nach Fig. 1 weist auf vorteilhafte Weise noch je Bit der Breite m der Datenschnittstellen eine vierte Datenweiche DW4 auf, die dazu dient, auf den Datenausgangsanschluß D $_{\rm O}$  im 10 Normalbetrieb die aus der jeweiligen zweiten Datenweiche DW2 austretenden Informationen  $\mathtt{AUS}_{\mathtt{Norm}}$  auf den jeweiligen Datenausgangsanschluß D zu schalten und im Testbetrieb statt dessen den Ausgang  $\mathrm{AUS}_{\mathtt{Test}}$  der jeweiligen Auswerteschaltung AS mit dem entsprechenden DO-Anschluß Do zu 15 verbinden. Diesem Zwecke dienen je vierter Datenweiche DW4 zwei Transistoren. Deren Drain -Anschlüsse sind gemeinsam mit dem zugehörigen Datenausgangsanschluß D $_{_{
m O}}$  verbunden. Der Sourceanschluß des einen Transistors ist mit dem Ausgang der zweiten Datenweiche DW2 verbunden, während der Source anschluß des anderen Transistors mit dem Ausgang der Auswerteschaltung AS verbunden ist. Der eine Transistor wird gatemäßig von einem zum Steuersignal P komplementären Signal P angesteuert; der andere vom Steuersignal P. Damit ist es möglich, wahlweise den Ausgang der zweiten Daten-25 weiche DW2 oder den der Auswerteschaltung AS auf den Datenausgangsanschluß D zu schalten.

Es ist jedoch in einer anderen Ausführungsform durchaus 30 auch möglich, den Ausgang jeder der zweiten Datenweichen DW2 direkt auf den zugehörigen Datenausgangsanschluß Do zu schalten und den Ausgang jeder Auswerteschaltung AS, ebenfalls direkt, separat auf einen eigenen Anschluß PA

im Sinne eines Prüfanschlusses zu legen. Diese Ausführungsform ist in Fig. 4 gezeigt.

Fig. 5 zeigt eine Ausführungsform eines erfindungsgemäßen Halbleiterspeichers, bei dem anstelle von n = 4
Zellenfelder ZF n = 8 Zellenfelder ZF verwendet werden.
Die Funktion des Halbleiterspeichers ist dieselbe wie
für Fig. 1 beschrieben. Es tritt jedoch im Testbetrieb
eine noch stärkere Reduzierung der Testzeit ein.

10

5

Fig. 6 zeigt eine Ausführungsform eines erfindungsgemäßen Halbleiterspeichers, bei dem wiederum n = 4 Zellenfelder ZF verwendet sind, der jedoch eine Breite von m = 2 Bit bei den Datenschnittstellen besitzt. Die Funktion ist dieselbe, wie in Fig. 1 beschrieben. Es ist lediglich klarzustellen, daß jeweils beide dargestellte erste Datenweichen DWl, zweite Datenweichen DW2, dritte Datenweichen DW3 und vierte Datenweichen DW4, die Z llenfelder ZF sowie die beiden Auswerteschaltungen AS j w ils. zueinander parallel und unabhängig voneinander arbeiten. 20 Zur Verdeutlichung der Tatsache, daß die Datenschnittstellen der m = 2 Bits voneinander unabhängige Informationen führen, wurden an Stelle der Bezeichnungen D,, Do, AUSTest, AUS<sub>Norm</sub>, die Bezeichnungen D<sub>il</sub>, D<sub>ol</sub>, D<sub>i2</sub>, D<sub>o2</sub>, AUS<sub>Testl</sub>, AUSTest2, AUSNorm1 und AUSNorm2 gewählt. 25

Weitere, verschiedene Ausgestaltungen der vorliegenden Erfindung sind möglich, insbesondere auch bei der Ausgestaltung der Auswerteschaltung AS. Sie liegen jedoch allesamt im Bereiche dieser Erfindung, denn es stellt für den Durchschnittsfachmann kein Problem dar, die aufgezeigten Logikschaltungen abzuändern, ohne dabei die der Erfindung zugrundeliegende Aufgabenstellung oder den Grundgedanken der Erfindung zu verlassen.

<sup>35</sup> 

<sup>13</sup> Patentansprüche

<sup>7</sup> Figuren

#### Patentansprüche

1. Integrierter Halbleiterspeicher mit n einander gleichen Speicherzellenfeldern (ZF), mit n . m Datenleitungen (DL) 5 zum Einschreiben und Auslesen von Speicherdaten in die bzw. aus den Speicherzellenfeldern (ZF), mit m ersten Datenweichen (DW1), von denen jede beim Einschreiben an einem ihr zugeordneten Dateneingangsanschluß (D,) anliegende, in den Halbleiterspeicher einzuschreibende Speicher-10 daten in Abhängigkeit von Adressierungsdaten an jeweils eine der n ihr zugehörigen Datenleitungen (DL) anlegt, mit m zweiten Datenweichen (DW2), von denen jede beim Auslesen von Speicherdaten, die auf jeweils n Datenleitungen (DL) 15 anliegen, in Abhängigkeit von Adressierungsdaten eine der n Datenleitungen (DL) auswählt und über einen Ausgang an einen zugehörigen Datenausgangsanschluß (D) anlegt, dadurch gekennzeichnet, jeweils n der n . m Datenleitungen (DL), parallel zu der 20 jeweiligen zweiten Datenweiche (DW2) eine Auswerteschaltung (AS) angeschlossen ist, die als Ausgangssignal (AUS $_{\mathtt{Test}}$ ) in Abhängigkeit von einem Steuersignal (P) einerseits die aus den Speicherzellenfeldern (ZF) ausgelesenen Speicherdaten zu dem entsprechenden Datenausgangsanschluß (D) durchschaltet, und andererseits, im Falle des Auftretens 25 von mindestens einem fehlerhaften Speicherdatum, an den entsprechenden Datenausgangsanschluß (D<sub>0</sub>) eine Fehlerinformation gibt, daß zwischen jedem der m Dateneingangsanschlüsse (D, ) und den zugehörigen n von n . m Datenleitungen (DL), parallel zur jeweiligen ersten Datenweiche (DW1), eine dritte Datenweiche (DW3) geschaltet ist, die in Abhängigkeit vom Steuersignal (P) die in den Halbleiterspeicher einzuschreibenden Speicherdaten parallel an alle n Datenleitungen (DL) übergibt,

daß jedem der m Datenausgangsanschlüsse ( $D_0$ ) eine viert Datenweiche (DW4) vorgeschaltet ist, die in Abhängigkei vom Steuersignal (P) und einem zu diesem komplementären Signal ( $\overline{P}$ ) entweder das von der zweiten Datenweiche (DW ausgewählte Speicherdatum (AUS $_{Norm}$ ) oder das von der Auswerteschaltung (AS) erzeugte Ausgangssignal (AUS $_{Test}$  an den Datenausgangsanschluß ( $D_0$ ) durchschaltet, und da für das Steuersignal (P) ein weiterer Anschluß ( $A_X$ ; T) vorgesehen ist.

2. Integrierter Halbleiterspeicher nach Anspruch 1,
d 1 d u r c h g e k e n n z e i c h n e t, daß jec
Auswerteschaltung (AS) zum Durchschalten der aus den
Speicherzellenfeldern (ZF) ausgelesenen Speicherdaten
eine erste Kippschaltung (FF1) mit zwei Eingängen und
einem Ausgang enthält, deren erster Eingang (Seteingang

S) aktiviert wird, wenn alle an die Auswerteschaltung (AS) angeschlossenen n Datenleitungen (DL) einen ersten logischen Zustand aufweisen (Gut-Fall), und deren zweiter Eingang (Reseteingang, R) aktiviert wird, wenn alle an die Auswerteschaltung (AS) angeschlossene

Datenleitungen (DL) einen zum ersten logischen Zustand komplementären zweiten logischen Zustand aufweisen (Gut-Fall), so daß in dem Falle, in dem alle besagten n Datenleitungen (DL) denselben (ersten oder zweiten) logischen Zustand besitzen, der Ausgang der ersten Kir

schaltung (FF1) gezielt gesetzt bzw. rückgesetzt wird, daß für den Fall (Fehlerfall), in dem alle an die Auswerteschaltung (AS) angeschlossenen n Datenleitun-

gen (DL) gemeinsam weder den ersten noch den zweiten ]
gischen Zustand besitzen, eine zweite Kippschaltung (]
vorgesehen ist mit zwei Eingängen und einem Ausgang,
ren einer Eingang (Reseteingang, R) im Fehlerfalle de
Ausgang der zweiten Kippschaltung (FF2) zurücksetzt,
ren anderer Eingang (Seteingang, S) zum Setzen des Au

gangs der zweiten Kippschaltung (FF2) über den Ausgan

einer Setschaltung (SS) angesteuert wird.

- 3. Integrierter Halbleiterspeicher nach Anspruch 2,
  d a d u r c h g e k e n n z e i c h n e t, daß
  der Ausgang der Setschaltung (SS) aktiviert wird zum einen
  bei einem Aktivieren des Steuersignales (P) oder beim Anlegen einer Betriebsspannung an den Halbleiterspeicher
  durch ein Differenzierglied (DG), und zum anderen mittels
  eines Ausganges einer UND-Funktion (G6) mit zwei Eingängen,
  deren erster Eingang mit dem Seteingang (S) der ersten
  Kippschaltung (FF1) verbunder ist und deren zweiter Eingang an einen Maschinentakt (CLK) angeschlossen ist.
- 4. Integrierter Halbleiterspeicher nach Anspruch 2 oder 3, dadur ch gekennzeich chnet, daß der Maschinentakt (CLK) den Seteingang (S) der zweiten Kippschaltung (FF2) innerhalb einer Taktperiode (TP), solange verzögert, bis eine am entsprechenden Datenausgangsanschluß (Do) angeschlossene Prüfschaltung das, gegebenenfalls während einer früheren Taktperiode aktivierte, Fehlersignal als solches erkennen konnte (Fig. 7).
- 5. Integrierter Halbleiterspeicher nach einem der Ansprüche 2 bis 4, dad urch gekennzeichnet, daß das Ausgangssignal jeder Auswerteschaltung
  (AS) in einer weiteren logischen Funktion (G4) erzeugt
  wird, die als Eingänge die Ausgänge der ersten und zweiten Kippschaltung (FF1, FF2) aufweist.
  - 6. Integrierter Halbleiterspeicher nach einem der vorhergehenden Ansprüche, dad urch gekennzeichnet, daß jede der dritten Datenweichen (DW3)

-18- VPA 84 P 8 0 6 4 E

n Transistoren enthält, die mit ihrer Durchlaßstrecke einerseits alle an den zugehörigen Dateneingangsanschluß  $(D_i)$  und andererseits an je eine der n zu dem jeweiligen Dateneingangsanschluß  $(D_i')$  gehörigen Datenleitung (DL) angeschlossen sind, und deren Gates parallel an das Steuersignal (P) angeschlossen sind.

- 7. Integrierter Halbleiterspeicher nach einem der vorhergehenden Ansprüche, dadurch gekennz e i c h n e t, daß jede der m vierten Datenweichen 10 (DW4) zwei Transistoren enthält, daß die Drainanschlüsse der beiden Transistoren zusammengeschaltet sind und mit dem der jeweiligen vierten Datenweiche (DW4) zugehörigen Datenausgangsanschluß (D $_{_{
  m O}}$ ) verbunden sind, daß bei jeder der vierten Datenweichen (DW4) der eine Transistor mit seinem Sourceanschluß mit dem Ausgang der zugehörig n zweiten Datenweiche (DW2) verbunden ist, daß bei jeder der vierten Datenweichen (DW4) der andere Transistor mit seinem Sourceanschluß mit dem Ausgang der zugehörigen Auswerteschaltung (AS) verbunden ist, daß das Gate des einen Transistors mit einem zum Steuersignal (P) komplementären Signal  $(\overline{P})$  verbunden ist, und daß das Gate des anderen Transistors mit dem Steuersignal (P) verbunden ist.
  - 8. Integrierter Halbleiterspeicher nach einem der vorhergehenden Ansprüche, dad urch gekenn-zeich net, daß der weitere Anschluß für das Steuersignal (P) ein eigener, sonst unbenutzter Anschluß (T) des Halbleiterspeichers ist.
    - 9. Integrierter Halbleiterspeicher nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der weitere Anschluß für das
      Steuersignal (P) ein Anschluß ( $A_x$ ) ist, der auch

30

VPA

für sonstige Signale vom Halbleiterspeicher benutzt wird.

- 10. Integrierter Halbleiterspeicher nach Anspruch 9,
  d a d u r c h g e k e n n z e i c h n e t, daß
  der weitere Anschluß (Ax) ein Anschluß ist, an den bei einem Normalbetrieb ein Adreßsignal angelegt wird, das
  das höchstwertige der Adreßsignale ist.
- 11. Integriertger Halbleiterspeicher nach Anspruch 9 oder 10, d a d u r c h g e k e n n z e i c h n e t, daß zum Umschalten vom Normalbetrieb auf einen Testbetrieb, bei dem die Auswerteschaltungen (AS) benützt werden, ein 15 größeres Potential angelegt wird, als das, das dem Anlegen einer log. "1" entspricht.
- 12. Integrierter Halbleiterspeicher nach Anspruch 11, dad urch gekennz eichnet, daß das
  20 Steuersignal (P) mittels einer Diskriminatorschaltung (DS) aktiviert wird, die erkennt, ob das größere Potential anliegt.
- 13. Integrierter Halbleiterspeicher nach einem der vor25 hergehenden Ansprüche, dad urch gekennzeichnet, daß der Ausgang jeder der mzweiten
  Datenweichen (DW2) direkt auf den jeweils zugehörigen
  Datenausgangsanschluß (Do) geführt ist, während der
  Ausgang jeder der zugehörigen m Auswerteschaltungen (AS)
  30 auf einen eigenen, sonst unbenutzten Anschluß (PA) geführt
  ist.

1/7

FIG 1




FIG 2




FIG 3






FIG 4









FIG 7





#### EUROPÄISCHER RECHERCHENBERICHT

EP 85 11 5739

		IGE DOKUMENTE			
Kategorie	Kennzeichnung des Dokumen der maßg	Betrifft Anspruch	KLASSIFIKATION DER ANMELDUNG (Int. Ct. 4)		
D,A	ISSCC'81, 18. Fe Seiten 84,85, IE US; S. SHEFFIELD "A 100ns 64K dyn redundancy techn * Seite 84, rech 11-19; Figur 4 *	EE, New York, EATON et al.: amic RAM using iques" te Spalte, Zeilen	1	G 11 C 29/00	
D,A	ELEKTRONIK, Nr. 1982, Seiten 27- P. MATTOS et al. beschleunigt Spe * Insgesamt *	30, München, DE; : "'Nibble-mode'	1	÷.	
A	PATENTS ABSTRACT 6, Nr. 62 (P-111 April 1982; & JF (NIPPON DENKI K. * Insgesamt *	P - A - 57 3298	1,2	RECHERCHIERTE SACHGEBIETE (Int. CI 4)	
D, A	EP-A-0 046 215	eile 31 - Seite 6	9,11,	* G 11 C 29/0	
D,A		eile 33 - Seite 4	9,11,		
E	US-A-4 495 603 * Anspruch 17 *	(VARSHNEY)	1		
	_	/			
De	r vorliegende Recherchenbericht wur	de für alle Patentansprüche erstellt.			
	Recherchenort DEN HAAG	Abschlußdatum der Recherche 12-03-1986	QUES	SSON C.J.	
X : v Y : vo ai A : te O : ni P : Z	ATEGORIE DER GENANNTEN DO n besonderer Bedeutung allein be on besonderer Bedeutung in Verb nderen Veröffentlichung derselbe schnologischer Hintergrund ichtschriftliche Offenbarung wischenliteratur er Erfindung zugrunde liegende T	vetrachtet nachindung mit einer D: in diction L: aus	ch dem Anmeided der Anmeidung ar sandern Gründen	nent, das jedoch erst am oder atum veröffentlicht worden ist ngeführtes Dokument i angeführtes Dokument n Patentfamilie, überein- ent	



\*\*\*\*



# EUROPÄISCHER RECHERCHENBERICHT

EP 85 11 5739

	EP-A-0 143 ESeite 1, Zeile 18 -	624 (E	nit Angabe. enchen Teile TUJITSU 24-33	J LTD	.) te 5,	1	etrifft spruch		SSIFIKATION DER ELDUNG (Int. CI. 4)
E E	coite 1	624 (E	UJITSU 24-33	; Sel	te o,			*	
-	•	·							
			-	·					
									·
				-					·
			·	-					
	•		•						
1									
									RECHERCHIERTE
								SAC	HGEBIETE (Int. CI.4)
		•							
			•						
			-						
1					•				
1 1							-		
									•
	l Reshard	henbericht wurd	de für alle Pa	tentansprü	che erstelli				
Der	Der vortiegende Recherchenbencht wur Recherchenort		Abechlu6detum der Recherche 12-03-1986		che	. QUESSON C.J.			
	DEN HAP				QUESSON C.C.				
22	ATEGORIE DER GE	with the bilet in I	Serrachusi						as jedoch erst am d eröffentlicht wordt erss Dokument '
S Y VC	von besonderer Bedeutung in Verbindung mit einer D: in der Anmeldung von besonderer Bedeutung in Verbindung mit einer L: aus andem Grün anderen Veröffentlichung dersetben Kategorie								
E O D	echnologischer Hint achtschriftliche Offe wischenliteratur	engrund enbarung			2 ·	Mitalied	der ak	ichen Pate	ntfamilie, überein-

## Int grated semiconductor memory

Patent Number:

US4742490

Publication date:

1988-05-03

Inventor(s):

HOFFMANN KURT (DE)

Applicant(s):

SIEMENS AG (DE)

Requested Patent:

EP0186040, B1

Application Number: US19850811932 19851220

Priority Number(s):

DE19843447762 19841228

IPC Classification:

G11C7/00

EC Classification:

G11C29/00B2B, G11C29/00B2B2M

Equivalents:


HK23192, JP2598383B2,

JP61158099

#### Abstract

Integrated semiconductor memory includes n identical memory cell fields, each having a data width equal to m, n . m data lines for writing-in and reading-out memory data into and out of the memory cell fields, m first data separators each having an assigned data input terminal for applying the memory data as a function of addressing data when written-in, m second data separators for selecting one of the n data lines in response to the addressing data when reading out the memory data and for applying the memory data to the outputs of the second data separators, data output terminals for receiving the memory data, evaluation circuits connected to data lines for feeding data to the data output terminals in response to a control signal for activating an error signal to the data output terminals upon the occurrence of faulty memory data, third data separators for transferring the memory data in parallel to all of the n data lines in response to the control signal, and fourth data separators for selectively feeding either the memory data selected by the second data separators or the output signal generated by the evaluation circuit to the data output terminals in response to the control signal.

Data supplied from the esp@cenet database - 12



DOCKET NO: MUH-12653

SERIAL NO:

APPLICANT: M. Rohleder etal.

LERNER AND GREENBERG P.A.

P.O. BOX 2480

HOLLYWOOD, FLORIDA 33022

TEL. (954) 925-1100